


Metodologia del *Logical Effort*

- ❑ Data una **funzione logica** i *chip designer* si devono chiedere quale sia la miglior **topologia del circuito** → qui ci occuperemo solamente di gate logici realizzati in tecnologia CMOS
- ❑ Scelta la topologia bisogna dimensionare i transistori (che dimensioni fisiche devono avere? Transistori con area molto grande avranno correnti di output grandi ma anche capacità di ingresso grandi!)
- ❑ Come possiamo minimizzare il ritardo di un segnale che attraversa i gate logici?






Metodologia del *Logical Effort*

- La metodologia del **Logical Effort** consente di dare una prima risposta a queste domande in modo sistematico attraverso dei modelli **algebrici** relativamente **semplici** e **compatti**
- È un buon punto di partenza per valutare differenti tipi di *chip design* evitando approcci molto dispendiosi in termini di tempo e risorse


Invertitore CMOS

- Assumeremo caratteristiche statiche **simmetriche** (per massimizzare i margini di rumore)



- Per massimizzare N_{MH} voglio V_{IHmin} piccolo
- Per massimizzare N_{ML} voglio V_{ILmax} grande

$$\rightarrow V_{LT} = V_{DD}/2$$



Dobbiamo determinare le condizioni che portano a $V_{LT} = V_{DD}/2$

□ Affinché $V_{LT}=V_{DD}/2$ dobbiamo avere

$$\begin{cases} V_{Tn} = |V_{Tp}| = V_T \\ \beta_n = \beta_p \end{cases}$$

DIMOSTRAZIONE



conducibilità intrinseca

□ sappiamo che $\beta_n = \frac{W}{L} \beta'_n$


dimensionamento S_n

con



$$\beta'_n = \mu_n C_{ox}$$




highest room-temperature mobility in inversion layers



[J.A del Alamo, Nature, vol 479, p.317, 2011]



[Sangya D. et al., Scientific Reports, vol.7, n° 8257 (2017)]



[B. Mereu et al., Appl. Phys. A **80**, 253–257 (2005)]



Capacità di ingresso di un invertitore CMOS

$$\text{se } \beta_n = \beta_p \xrightarrow{\text{allora}} S_n \beta'_n = S_p \beta'_p \rightarrow \frac{S_p}{S_n} = \frac{\beta'_n}{\beta'_p}$$

dimensionamento
relativo α

La capacità di ingresso C_{INV}
dell'inverter CMOS sarà data dalla
somma delle capacità di gate, date da:

- capacità intrinseche di canale
- capacità parassite



$$C_{GATE} \cong WLC_{OX} + \underbrace{WC_{GS0} + WC_{GD0}}_{2WC_{GS0}}$$

$$\begin{aligned} \text{Dunque: } C_{INV} &\cong C_{pMOS} + C_{nMOS} \\ &| \\ &\cong S_n(1 + \alpha)C_{M1} \end{aligned}$$


DIMOSTRAZIONE

Calcoliamo il tempo di commutazione dell'invertitore definito come:

tempo necessario affinché a fronte di una commutazione *istantanea* della tensione di ingresso (da 0V a V_{DD} , o viceversa), il nodo di uscita compia un'escursione del 90%.

Assumiamo anche che:

- ❑ Il carico sia un condensatore a capacità costante
- ❑ Per semplificare i calcoli trascuriamo la modulazione di I_{DS} (di saturazione) da V_{DS} ($\lambda=0$)



t_r = tempo di salita: affinché l'uscita passi da tensione di 0V al valore $V_{OHmin} = 0.9V_{DD}$

$$t_r = C_L \int_{-V_{DD}}^{V_{OHmin} - V_{DD}} \frac{dV_{DS}}{I_{pMOS}}$$

$$= C_L \frac{2F \left(\frac{V_T}{V_{DD}} \right)}{\beta_p V_{DD}}$$

$$t_p = \frac{t_r + t_f}{2} = C_L \frac{1}{V_{DD}} \left(\frac{1}{\beta_n} + \frac{1}{\beta_p} \right) F \left(\frac{V_T}{V_{DD}} \right)$$

Definiamo la **resistenza efficace** dell'invertitore come:

$$\begin{aligned} R_{INV} &= \frac{1}{V_{DD}} \left(\frac{1}{\beta_n} + \frac{1}{\beta_p} \right) F \left(\frac{V_T}{V_{DD}} \right) \\ &= \frac{1}{V_{DD}} \left(\frac{2}{\beta'_n S_n} \right) F \left(\frac{V_T}{V_{DD}} \right) \end{aligned}$$

Dipende da parametri tecnologici e dimensionamenti:

- ☐ conducibilità intrinseca β'_n
- ☐ tensione di soglia V_T
- ☐ tensione di alimentazione V_{DD}
- ☐ dimensionamenti S_n , S_p
- ☐ come definiamo estinzione transitorio

CALCOLO DEL TEMPO DI PROPAGAZIONE INVERTER CMOS

dunque

$$t_p = R_{INV} C_L$$
$$= \underbrace{R_{INV} C_{INV}}_{\alpha} \left(\frac{C_L}{C_{INV}} \right)$$

è un parametro tecnologico che **non dipende** dal dimensionamento assoluto S ma solo da quello relativo α

$$t_p = t_{p0} \left(\frac{C_L}{C_{INV}} \right)$$


t_{p0} è un tempo **caratteristico della tecnologia** (dipende da β'_n , V_T , V_{DD} , da come definisco l'esaurimento di un **transitorio**) e corrisponde al ritardo di un invertitore che ha $C_L = C_{INV}$ assumendo trascurabili la capacità parassite del transistor stesso viste ad nodo di uscita

Il ritardo è stato quindi separato in:

- ❑ Un termine tecnologico t_{p0}
- ❑ Un termine che dipende dal dimensionamento attraverso C_{INV}

Nella metodologia del *Logical Effort*, i ritardi da considerare sono quelli di **caso peggiore**, inoltre si suppone che i gate siano **simmetrici** quindi con tempi di salita e di discesa uguali ($t_r = t_f$)

Per il generico gate definiamo la resistenza equivalente della rete di pull-down come:
$$R_t = \frac{2F \left(V_T / V_{DD} \right)}{\beta'_n S_{n,eq} V_{DD}}$$




dove ricordiamo che si suppone

$$S_{n,eq} \beta'_n = S_{p,eq} \beta'_p$$

per avere $t_r = t_f$ (di caso peggiore) se $V_{Tn} = |V_{Tp}| = V_T$

ESEMPIO di ritardi di **caso peggiore**




Se tutti i MOSFET hanno lo **stesso dimensionamento**:
Il ritardo di caso peggio della rete di pull-down è quello che si ha attraverso il percorso A-B-C (e non attraverso A-D)

Introduciamo un po' di simbologia:

C_t : capacità di ingresso del generico gate logico

C_{pt} : capacità parassita al nodo di uscita prodotto dai transistori del gate che sto considerando a causa di: capacità di giunzione C_{DB} , da

C_{OUT} : capacità di uscita dovuta solamente ai gate connessi a valle del gate logico in esame (non comprende capacità di uscita del gate in esame!)



Il generico ritardo diventa: $t_p = R_t C_{OUT} + R_t C_{pt}$

$$= R_t C_t \left(\frac{C_{OUT}}{C_t} \right) + R_t C_{pt}$$

$$= t_{p0} \left[\frac{R_t C_t}{R_{INV} C_{INV}} \left(\frac{C_{OUT}}{C_t} \right) + \frac{R_t C_{pt}}{R_{INV} C_{INV}} \right]$$

$$t_p = t_{p0} \left[\underbrace{\frac{R_t C_t}{R_{INV} C_{INV}}}_{\text{LOGICAL EFFORT } g} \underbrace{\left(\frac{C_{OUT}}{C_t} \right)}_{\text{ELECTRICAL EFFORT } h} + \underbrace{\frac{R_t C_{pt}}{R_{INV} C_{INV}}}_{\text{PARASITIC EFFORT } p} \right]$$

$$t_p = t_{p0}(gh + p)$$

$$t_p = t_{p0}(gh + p)$$


NOTE:

- ❑ C_t è $\propto$ dimensionamento $S_{n,eq}$ (o $S_{p,eq}$)
 - ❑ R_t è $\propto^{-1}$ dimensionamento $S_{n,eq}$ (o $S_{p,eq}$)
- 
- $R_t C_t$ non dipende dal dimensionamento assoluto
Lo stesso vale per il termine $R_t C_{pt}$
-
- ❑ Ne deriva che *logical effort* (g) e *parasitic effort* (p) **non dipendono** dal dimensionamento assoluto dei transistori (al limite da quello relativo che consente di avere tempi di ritardo di caso peggiore di salita e di discesa uguali)
 - ❑ L'*electric effort* (h) dipende dal dimensionamento attraverso C_t
 - ❑ t_{p0} è un ritardo di riferimento in relazione al quale possiamo definire un ritardo normalizzato del gate che stiamo considerando


Parasitic Effort di un invertitore

$$p = \frac{R_t C_{pt}}{t_{p0}} \xrightarrow{\text{caso di inverter}} p = \frac{R_{INV} C_{pINV}}{t_{p0}}$$


Calcoliamo $C_{pINV} \rightarrow$ essa dipende da C_{GD} e C_{DB}



$$C_{eq1} = 2(W_n C_{GS0} + W_p C_{GS0}) + \frac{1}{2} [W_n L_n + W_p L_p] C_{ox} R_{DD}$$



$$C_{eq2} = K_{eq} W L_S C_{j0}$$



$$\begin{aligned} C_{pINV} &= C_{eq1} + C_{eq2,n} + C_{eq2,p} \\ &= 2(W_n C_{GS0} + W_p C_{GS0}) + \frac{1}{2} [W_n L_n + W_p L_p] C_{ox} R_{DD} + K_{eq} (W_n + W_p) L_S C_{j0} \end{aligned}$$

- ❑ assumendo che $L_n = L_p = L_{min}$
- ❑ raccogliamo W/L
- ❑ sapendo che $S_n = W_n/L$ e $S_p = W_p/L$
- ❑ e che $S_p = \alpha S_n$

$$C_{pINV} = S_n (1 + \alpha) \underbrace{\left(2C_{GS0} L_{MIN} + \frac{1}{2} C_{ox} R_{DD} L_{MIN}^2 + K_{eq} L_{S,D} C_{j0} L_{MIN} \right)}$$

C_{p1} : capacità parassita prodotta al nodo di uscita dell'invertitore da transistori con dimensioni minime $W=L=L_{MIN}$

$$C_{pINV} = S_n (1 + \alpha) C_{p1}$$


ESEMPIO di calcolo di capacità di ingresso e resistenze equivalenti → Gate NAND

NOTE sui gate realizzati in tecnologia CMOS:

- ❑ Se l'uscita è 1(0) la rete di pull-down(pull-up) è spenta → $V_{OL}=0V$ e $V_{OH}=V_{DD}$
- ❑ In condizioni stazionarie solo la rete di pull-up (-down) è accesa/spenta (spenta/accesa) → consumo di potenza nulla in condizioni stazionarie
- ❑ Funzioni logiche sono «calcolate» sia da reti di pull-up che di pull-down → gate CMOS con fan-in N ha solitamente $2N$ MOSFETS (non sempre, si veda il caso del gate XOR)
- ❑ Anche se nelle reti di pull-down e pull-up ci sono transistori in serie/parallelo questo non complica lo studio dei valori V_{OL} e V_{OH} → determinati solo dallo stato di accensione/spegnimento e non dalla conducibilità dei MOSFET

ESEMPIO di calcolo di capacità di ingresso e resistenze equivalenti → Gate NAND₂


$$F(A, B) = \overline{AB} \xrightarrow{\text{de Morgan}} \bar{A} + \bar{B}$$



step 1) imporre simmetria $t_f = t_r$ di caso peggiore

ricordiamo che:

- se trascuriamo effetto body ($\gamma = 0$)
- se assumiamo conduttanza di uscita in saturazione nulla ($\lambda = 0$)



$$S_{eq} = \frac{1}{1/S_1 + 1/S_2}$$

$$S_{p,NAND} = \frac{\varepsilon}{2} S_{n,NAND}$$



DIMOSTRAZIONE

step 2) grazie al dimensionamento relativo trovato in step1), calcoliamo la capacità di ingresso

$$C_{t,NAND} = S_{n,NAND} \left(1 + \frac{\varepsilon}{2}\right) C_{M1}$$


DIMOSTRAZIONE

step 3) calcoliamo la capacità parassita al nodo di uscita del gate NAND

$$C_{p,NAND} = S_{n,NAND}(1 + \varepsilon)C_{p1}$$

DIMOSTRAZIONE

ESEMPIO di calcolo di capacità di ingresso e resistenze equivalenti → Gate XOR₂



step 1) imporre simmetria $t_f = t_r$ di caso peggiore

$$S_{p,XOR} = \varepsilon S_{n,XOR}$$

capacità di ingresso

$$C_{t,XOR} = S_{n,XOR}(1 + \varepsilon)C_{M1}$$

capacità parassita

$$C_{p,XOR} = 2S_{n,XOR}(1 + \varepsilon)C_{p1}$$

GATE in SCALA

Modello di ritardi visto fin'ora prevede che il generico gate sia caratterizzato da 3 parametri:

$$R_t, C_t, C_{pt}$$

(c'è poi C_{OUT} che dipende solamente da quello che sta a valle del gate)


In questo modo si definiscono:

- *Logical Effort g*
- *Parasitic Effort p*
- *Electrical Effort h*

In presenza di una versione scalata del gate in cui **tutti** i dimensionamenti dei MOSFET vengono moltiplicati per K_{sc} e si avrà:

- $C_{in} = K_{sc} C_t$
- $R_i = R_t / K_{sc}$
- $C_{pi} = K_{sc} C_{pt}$

Inoltre $t_p = R_i (C_{out} + C_{pi})$



Cerchiamo di capire come e se il ritardo del gate scalato è legato in modo semplice al gate di riferimento

$$t_{p,K} = t_{p0}(gh' + p)$$

Da questo risultato si deduce che, fissata una topologia di gate CMOS e definiti i vincoli che garantiscono $t_r = t_f$ di caso peggiore:

- ❑ g e p non dipendono dai dimensionamenti assoluti $\rightarrow$ cioè se tutti i dimensionamenti sono moltiplicati per K_{sc} , g e p non cambiano rispetto al caso con $K_{sc}=1$
- ❑ L'*electrical effort* h è inversamente proporzionale a K_{sc}

Fissati:

- ☐ La topologia del gate CMOS
- ☐ I relativi dimensionamenti

→ si può calcolare C_{IN} e, nota C_{OUT} (che dipende da eventuali gate connessi a valle/interconnessioni, dal carico in generale ma **non** dalle capacità parassite del gate stesso sul nodo di uscita) si può calcolare *l'electrical effort* h del gate (che dipende dai dimensionamenti)

A differenza di h , g rappresenta l'effetto della topologia sul ritardo del circuito e non del dimensionamento dei transistori